Zweck und Rolle der Power Hardware-in-the-Loop (PHIL)-Simulation

Inhaltsverzeichnis

1 Zweck und Rolle der Power Hardware-in-the-Loop (PHIL)-Simulation
1.1 Technologie-Entwicklungspfad mit PHIL
1.2 Empfohlene PHIL-Simulationsarchitektur
1.3 Zentrale PHIL-Entwurfsfaktoren: Richtlinien zur Zeitschrittauswahl
1.4 Bestimmung der erforderlichen zeitlichen Dynamik des Leistungsverstärkers
1.3
1.5 Erweiterte zeitliche Auflösung mit Impedymes Combined HIL and Power (CHP)-Plattform
1.5.1 Anwendungsskalierbarkeit über verschiedene Zeitskalen
1.5.2 Impedyme Motor-Emulationsplattform
1.5.3 Softwareebene: MotorSim Studio und PowerHIL Studio

Power Hardware-in-the-Loop (PHIL)-Simulationen sind ein zentraler Baustein der modernen Entwicklung von Energiesystemen. Sie ermöglichen Echtzeit-Tests physischer Hardware in einem geschlossenen Regelkreis innerhalb einer simulierten Umgebung. Ziel ist es, Ingenieuren die Untersuchung der Wechselwirkungen zwischen realen Geräten und virtuellen Modellen zu erlauben, ohne das vollständige System aufbauen oder im Feld gefährden zu müssen. PHIL-Simulationen sind insbesondere in folgenden Szenarien von hoher Bedeutung:

Frühe Entwurfs- und EntwicklungsphasePower Hardware-in-the-Loop (PHIL) sollte so früh wie möglich im Entwicklungszyklus eingesetzt werden – sowohl bei Neuentwicklungen als auch bei Systemerweiterungen –, sobald Ersatzhardware oder funktionsfähige Prototypen verfügbar sind. Dies ermöglicht iterative Tests, gezielte Fehlerinjektion und Leistungsbewertungen unter sicheren und reproduzierbaren Bedingungen.
Optimierung von Risiko, Kosten und ZeitplanPhysische Tests kompletter Systeme sind häufig mit hohen Kosten, Sicherheitsrisiken oder zeitlichen Einschränkungen verbunden. PHIL-Simulationen stellen eine leistungsfähige Alternative dar, da sie Skalierbarkeit und Wiederholbarkeit bieten, ohne die Genauigkeit der Ergebnisse zu beeinträchtigen.
Closed-Loop-ValidierungIm Gegensatz zu rein softwarebasierten Simulationen erlaubt Power Hardware-in-the-Loop die direkte Interaktion zwischen der zu testenden Hardware (Device Under Test, DUT) und Model of Interest (MOI). unter Verwendung realer elektrischer Signale und tatsächlichem Leistungsaustausch. Dieser geschlossene Regelkreis erhält die natürliche Kopplung und ermöglicht eine hochrealistische Abbildung des realen Systemverhaltens.

Es ist wichtig zu betonen, dass PHIL-Simulationen nicht dazu gedacht sind, abschließende Systemtests vollständig zu ersetzen – es sei denn, physische Tests sind nicht praktikabel. Vielmehr ergänzen sie klassische Testmethoden, indem sie Prototypeniterationen reduzieren, eine frühe Integrationsvalidierung ermöglichen und Grenz- sowie Fehlerszenarien in einer kontrollierten Umgebung untersuchen lassen.

Technologie-Entwicklungspfad mit PHIL

Prinzipien definiert → grundlegende Konzepte identifiziert
Konzept entwickelt → erste Idee oder Rahmenwerk erstellt
Proof of Concept erbracht → erste experimentelle Nachweise vorhanden
Laborvalidierung → Technologie unter kontrollierten Bedingungen bestätigt
System im realen Einsatz getestet → frühe Hardware in praxisnahen Szenarien bewertet
Technologie in relevanter Umgebung nachgewiesen → Bedingungen nahe dem realen Betrieb
Prototyp im Betrieb getestet → nahezu finales System unter realen Bedingungen erprobt
System finalisiert und qualifiziert → vollständige Lösung gegen Anforderungen verifiziert
System im realen Betrieb validiert → vollständige Einführung im Feld bestätigt

Power Hardware-in-the-Loop (PHIL) fügt sich nahtlos in diese Entwicklungsstufen ein und überbrückt die Lücke zwischen Laborvalidierung und operativem Einsatz. Es kombiniert reale Leistungsübertragung mit der Flexibilität und Wiederholbarkeit von Simulationen und ist damit ein unverzichtbares Werkzeug auf dem Weg vom Konzept zum bewährten System.

Empfohlene PHIL-Simulationsarchitektur

Eine robuste Power Hardware-in-the-Loop-Simulationsumgebung sollte die folgenden Prinzipien und Komponenten umfassen:

Systempartitionierung
- Klare Definition, welche Teile des System of Interest (SOI) als reale Hardware (DUT) ausgeführt werden und welche virtuell modelliert sind (MOI).
- Die Kombination aus DUT und MOI muss das vollständige SOI abbilden und so eine Systemvalidierung innerhalb der PHIL-Umgebung ermöglichen.
Echtzeit-Simulationsumgebung
- Das MOI muss auf einem Echtzeitsimulator (Real-Time Simulator, RTS) mit deterministischer, hochperformanter Rechenfähigkeit ausgeführt werden.
- Die Simulationszeitschritte sollten ausreichend klein sein (z. B. im Mikrosekundenbereich), um schnelle Transienten und Schaltvorgänge in leistungselektronischen Systemen korrekt abzubilden – eine Grundvoraussetzung für präzises Power Hardware-in-the-Loop zu optimieren.
Synchronisation und Latenzkontrolle
- Zeitabhängige Größen im MOI müssen in Echtzeit und synchron zur physischen Welt aktualisiert werden.
- Schnittstellenverzögerungen durch Leistungsverstärker, Sensoren oder Regler müssen berücksichtigt oder durch geeignete Kompensationsmethoden ausgeglichen werden.
Leistungsschnittstelle und Verstärker
- Der Leistungsaustausch zwischen MOI und DUT erfolgt über eine Leistungsschnittstelle, typischerweise mittels bidirektionalem Leistungsverstärker oder Netz-/Motor-Emulator.

Der Verstärker muss Spannungs- und Stromverläufe präzise wiedergeben und gleichzeitig Funktionen wie Fehlerinjektion, Signalverzerrung oder Netzdynamik-Emulation in Echtzeit unterstützen.

5. Schnittstelleneffekte und Kompensation

- Obwohl eine ideale Kopplung angestrebt wird, führen praktische Einschränkungen (z. B. Zeitverzögerungen, Messrauschen, begrenzte Verstärkerbandbreite) zu Schnittstellenartefakten.
- Diese Effekte müssen:
  - Durch geeignete Schnittstellenalgorithmen minimiert werden (z. B. Dämpfungsinjektion, Zeitverzögerungskompensation),
  - Mittels Sensitivitätsanalysen und frequenzdomänenbasierter Modellierung charakterisiert werden,
  - Gemeinsam mit den Testergebnissen dokumentiert werden, um Transparenz in der Interpretation sicherzustellen.

Power Hardware-in-the-Loop (PHIL)-Simulation ist eine transformative Methode zur Echtzeitprüfung und Validierung leistungselektronischer Systeme. Sie ermöglicht eine sicherere, schnellere und kosteneffizientere Produktentwicklung. Durch die hochpräzise Interaktion zwischen realer Hardware und virtuellen Modellen unter dynamischen, programmierbaren Bedingungen schließt Power Hardware-in-the-Loop die Lücke zwischen theoretischer Modellierung und vollständigem Systemprototyping.

Ein gut ausgelegtes Power Hardware-in-the-Loop-Setup gewährleistet:

Realistischen Leistungsaustausch,
Vollständige Systemtransparenz,
Beschleunigte Entwicklungszyklen,
Verbesserte Zuverlässigkeit durch szenariobasierte Tests.

Mit zunehmender Komplexität moderner Energiesysteme – von Smart Grids über Elektrofahrzeuge bis hin zu KI-Rechenzentren – bildet PHIL eine zentrale Grundlage für Innovation und zertifizierungsreife Validierung.

PHIL – Zentrale Entwurfsfaktoren: Richtlinien zur Auswahl des Zeitschritts

Eine der wichtigsten Designentscheidungen bei der Power Hardware-in-the-Loop (PHIL)-Simulation ist die Wahl eines geeigneten Simulationszeitschritts (ΔtRTS) für das auf dem Echtzeitsimulator laufende Model of Interest (MOI). Der Zeitschritt bestimmt die zeitliche Auflösung der Simulation und beeinflusst direkt: Die Fähigkeit zur genauen Abbildung dynamischer Prozesse, Die numerische Stabilität, Die Synchronisation mit der realen Hardware (Device Under Test, DUT).

1. Definition und Rolle des Zeitschritts

Der Simulationszeitschritt Δt_RTS definiert, wie häufig der Simulationszustand aktualisiert wird. Er beschreibt das Zeitintervall zwischen zwei aufeinanderfolgenden Berechnungspunkten. Ein kleinerer Zeitschritt: Erlaubt eine bessere Auflösung schneller Transienten und Schaltvorgänge, Erhöht jedoch die Rechenlast. Ein größerer Zeitschritt: Reduziert die Komplexität, Kann jedoch kritische Dynamiken vernachlässigen und die Stabilität der Power Hardware-in-the-Loop-Regelschleife gefährden.

Δt_RTS sollte sich an der schnellsten zu erfassenden Dynamik orientieren – nicht an der Grundfrequenz des Systems.

2. Allgemeine Kriterien zur Auswahl der Zeitschrittweite

Um Modelltreue und Schnittstellenstabilität sicherzustellen:

Der Zeitschritt muss mindestens 10 × kleiner sein als die Periode des schnellsten aufzulösenden Signals.

Δt_RTS muss ausreichende Rechen-, Kommunikations- und Aktorik-Delay-Reserven ermöglichen, um eine Instabilität der Schleife zu vermeiden.
Bei der Auswahl des Zeitschritts sollten folgende Faktoren berücksichtigt werden:
- Die Dynamik von Schaltbauelementen
- Regelbandbreiten
- Sensor- und Verstärker-Delay-Kompensation
- Konvergenz des numerischen Lösers (insbesondere bei steifen Systemen)

3. Anwendungsbasierte Beispiele für Zeitschrittweiten

A. AC-Energiesystem-Anwendungen (z. B. Netzsimulations, Harmonische Analyse)

ZielverhaltenErfassung von Oberschwingungsverzerrungen und Wellenformanomalien.
Auslegungsüberlegung: Statt eine maximale Frequenz (z. B. 3.000 Hz) zu definieren, sollte die kürzeste aufzulösende Zeitskala der Wellenform bestimmt werden.
Typische Anforderung::
- Um Oberschwingungen bis zur 50. Ordnung einer 60-Hz-Wellenform (≈ 0,33 ms Periode) aufzulösen:
  → gewünschter Zeitschritt:
  Δt_RTS ≤ (1 / (50 × 60)) ÷ 10 = ~333 µs ÷ 10 = 33 µs

B. Impedanzmessung und Kleinsignal-Anregung

Zielverhalten: Anwendung und Auflösung schneller Störsignale zur Identifikation von Impedanzprofilen während Power Hardware-in-the-Loop zu optimieren.
AuslegungsüberlegungWenn die kürzeste eingespeiste Wellenform eine Periode von 200 µs (5 kHz) hat:
- Δt_RTS ≤ 200 µs ÷ 10 = ~20 µs
HinweisKleinere Zeitschritte verbessern die Frequenzauflösung bei Impedanz-Sweep-Ergebnissen.

C. Simulation elektrischer Maschinen

ZielverhaltenPräzise Simulation von Maschinendynamik, Drehmomentwelligkeit und Wechselrichter-Ripple-Effekten.
Auslegungsüberlegung:
- Für einen Hochgeschwindigkeitsmotor mit Ripple-Effekten im Bereich von 50 µs:
  → Δt_RTS ≤ 5 µs
- Für Gegen-EMK-Wellenformen mit steilen Flanken (z. B. 1-kHz-Gegen-EMK-Oberschwingungen) Δt_RTS≤ 10 µs.
Simulation von Schalt-Ripple:Wenn der Wechselrichter mit 20 kHz arbeitet (50 µs Periode):
→ Δt_RTS ≤ 5 µs

D. DC-DC-Wandler und leistungselektronische Schaltungen

ZielverhaltenErfassung schneller Schalttransienten sowie des Verhaltens von Induktivitäten und Kapazitäten.
Auslegungsüberlegung:
- Bei einem 100-kHz-Wandler (10 µs Periode) müssen Ereignisse im Sub-µs-Bereich aufgelöst werden.
- Empfohlener Δt_RTS: 5 µs to 1 µs

E. Simulation von Microgrids und inverterbasierten Ressourcen

Zielverhalten: Simulation von Regelkreisen und Netzsynchronisationsverhalten für Power Hardware-in-the-Loop Microgrid-Studien.
Auslegungsüberlegung:
- Für Wechselrichter-Regelkreise mit 2-kHz-Bandbreite (500 µs Periode):
  → Δt_RTS ≤ 50 µs
- Um zusätzlich Oberschwingungen bis zur 25. Ordnung bei 60 Hz (0,67 ms / 25 = 26,7 µs) aufzulösen:
  → Δt_RTS ≤ 2–5 µs for full fidelity.

4. Praktische Richtlinien zur Implementierung von ΔtRTS

SimulationstoolsVerwenden Sie Festschritt-Löser in Echtzeitumgebungen, um eine deterministische und reproduzierbare Ausführung zeitkritischer Simulationen sicherzustellen. Alle Impedyme-RT-Plattformen unterstützen einstellbare Simulationszeitschritte (Δt_RTSwodurch Anwender die zeitliche Auflösung entsprechend der Dynamik ihres Prüfsystems anpassen können – von Schalttransienten im Mikrosekundenbereich bis hin zu langsameren elektromechanischen Reaktionen.
SchnittstellenkompatibilitätStimmen Sie Δt_RTS mit den Delay-Budgets der Schnittstellenschleife ab (Leistungsverstärker, A/D- und D/A-Wandler, Glasfaserverbindungen usw.). Falls erforderlich, sind Verzögerungskompensationsmechanismen zu integrieren.
Hardwarebeschränkungen: Stellen Sie sicher, dass der gewählte Zeitschritt von der Echtzeitsimulationshardware getragen werden kann, unter Berücksichtigung der Modellkomplexität, des verwendeten Lösers und des I/O-Overheads.
Sicherheitsreserve: Validieren Sie Ihr Modell zunächst mit einem kleineren Zeitschritt und erhöhen Sie diesen anschließend vorsichtig unter kontinuierlicher Überwachung von Stabilität und Modelltreue – besonders wichtig beim Betrieb in einer Power Hardware-in-the-Loop -Konfiguration.

Übersichtstabelle: Empfohlene Δt_RTS je Anwendung

Anwendung	Erfasste Dynamik	Empfohlene ΔtRTS
Netzgekoppelte Wechselrichterprüfung	Oberschwingungen bis 3 kHz	≤ 33 µs
Impedanz-Sweep (bis 5 kHz)	200-µs-Störsignale	≤ 20 µs
Hochgeschwindigkeits-PMSM-Simulation	Gegen-EMK und Drehmomentwelligkeit	≤ 5–10 µs
PWM-Wechselrichter-Ripple (20 kHz Schaltfrequenz)	Ripple, Schaltstörungen	≤ 1–2 µs
DC-DC-Wandler-Emulation (100 kHz)	Schnelle Transienten, Ripple-Unterdrückung	≤ 0.5–1 µs
Wechselrichter-Regler-Emulation (2 kHz BW)	Regelstabilität, PLL-Tracking	≤ 50 µs

Bestimmung der erforderlichen zeitlichen Dynamik des Leistungsverstärkers

In PHIL-Systemen muss der Leistungsverstärker die dynamischen Signale zwischen dem Model of Interest (MOI) und der Hardware of Interest (DUT) innerhalb der zeitlichen Auflösung der Simulation präzise reproduzieren. Anstatt die Performance frequenzbasiert zu spezifizieren, ist es – insbesondere in Echtzeit-Simulationsumgebungen – praxisnäher, die Verstärkerleistung über Anstiegs-/Abfallzeiten bzw. Antwortzeiten zu definieren.

Empfohlene Praxis

Basierend auf empirischer Ingenieurpraxis sollte die minimale Antwortzeit des Leistungsverstärkers (T_Amp mindestens 2× schneller sein als der im Echtzeitsimulator verwendete Simulationszeitschritt (Δt_RTS). Dadurch wird sichergestellt, dass der Verstärker hochdynamische Signale ohne Verzerrung oder zusätzliche Verzögerung nachführen kann, die das geschlossene power hardware in the loop-System destabilisieren würden.

T_Amp ≤ 0.5 × Δt_RTS

Beispiel: Bei einer Simulationsschrittweite von 10 µs sollte die minimale Anstiegs-/Abfallzeit des Verstärkers ≤ 5 µs betragen, um Modelltreue und Stabilität im geschlossenen Regelkreis zu gewährleisten.

Zentrale zeitliche Leistungsanforderungen an den Leistungsverstärker

At this target temporal resolution, the amplifier should meet the following characteristics:

Verstärkungslinearität (Gain Flatness):
Die Verstärkung sollte innerhalb von ±3 dB ihres Nennwerts bleiben, wenn Signalübergänge innerhalb von T_Ampauftreten. Dadurch wird eine konstante Leistungsübertragung ohne nennenswerte Dämpfung oder Überhöhung schneller Transienten sichergestellt.
Phasenverzögerung / Latenz:
Die Phasenverschiebung bei dieser Antwortzeit sollte keiner äquivalenten Verzögerung von mehr als 45° entsprechen.Dies minimiert die Phasenverschiebung im geschlossenen Regelkreis und verhindert Oszillationen oder instabile Rückkopplungsdynamiken während der power hardware in the loop-Simulation..

Erweiterte zeitliche Auflösung mit Impedyme’s Combined HIL and Power (CHP) Plattform

Die CHP-Serie – welche Controller Hardware in the Loop (CHIL) und Power Hardware in the Loop (PHIL) integriert – bietet eine fortschrittliche Lösung für Echtzeit-Emulationen über ein breites Spektrum leistungselektronischer und netzgekoppelter Anwendungen hinweg. Ein wesentliches Merkmal dieser Architektur ist die erhöhte zeitliche Auflösung,die hochpräzise Simulation und schnelle Reaktion selbst in anspruchsvollsten Umgebungen ermöglicht.

Vereinheitlichte Architektur für hochdynamische Systeme

Die CHP-Plattform basiert auf einer eng integrierten Echtzeit-Simulationsengine (Impedyme-RT) und regenerativen Leistungsschnittstellen mit extrem geringer Latenz und deterministischem Timing.Unterstützt werden:

Simulationszeitschritte (Δt_RTS) bis hinunter zu 90 ns, wodurch Schalttransienten im Mikrosekundenbereich und schnelle Rückkopplungsregelkreise aufgelöst werden können, typisch für:
- DC-DC-Wandler
- PWM-gesteuerte Wechselrichter
- Hochgeschwindigkeits-Elektromaschinen
Synchronisierter CHIL- und PHIL-Betrieb, , sodass digitale Regler und physische Power Hardware-in-the-Loop innerhalb desselben zeitlichen Rahmens getestet werden können – ohne Timing-Diskrepanzen oder Co-Simulationsverzögerungen.

Präzisionsverstärker- und FPGA-Co-Design

Die CHP-Plattform integriert Hochbandbreiten-Leistungsverstärker, die gemeinsam mit dem FPGA-basierten Echtzeit-Simulationskern von Impedyme entwickelt wurden. Dadurch wird ermöglicht:

Anstiegs- und Abfallzeiten des Verstärkers,, ensuring that power exchange between the MOI and DUT reflects true real-world behavior in a Power Hardware-in-the-Loop environment.
Interface delays and phase shifts that are tightly controlled, documented, and actively compensated in real time.
Reliable emulation of natural coupling between voltage and current with microsecond precision, supporting real-time testing of:
- Grid-tied inverters under abnormal grid conditions
- Motor drives with torque ripple and current ripple dynamics
- Converter-based power shelves in AI server racks

Application Scalability Across Time Scales

Impedyme’s enhanced temporal resolution supports a multi-timescale simulation environment, making it ideal for:

Application Domain	Temporal Resolution Requirement	Supported by CHP?
PWM ripple and switching losses	Sub-microsecond (0.5–2 µs)	✅ Yes
Torque ripple and machine dynamics	5–20 µs	✅ Yes
Grid-tied harmonic analysis	20–100 µs	✅ Yes
Impedance response emulation	10–50 µs	✅ Yes
Real-time controller validation	90–500 µs	✅ Yes

This ability to span wide time domains ensures engineers and researchers can use a single platform for rapid prototyping, functional testing, controller validation, and hardware fault injection—without needing to change the test environment.

Impedyme Motor Emulation Platform

Die Impedyme Motor Emulator (IME) is engineered to provide ultra-high-fidelity, real-time emulation of electric machines for inverter testing across e-mobility and industrial applications. Designed for seamless integration within Power Hardware-in-the-Loop environments, it interfaces directly with high-performance traction inverters, supporting DC-link voltages up to 1000 V und phase currents up to 800 Arms, while maintaining significantly higher dynamics und lower current ripple than the device under test (DUT). This ensures that the emulator never becomes the limiting factor in system performance or stability assessment.

Conventional motor emulators often rely on relatively low switching frequencies, which inherently limit their dynamic behavior and result in restricted emulation quality. To overcome this, the Impedyme Motor Emulator operates with a switching frequency of 800 kHz, enabling it to reproduce highly dynamic current and voltage waveforms with very low ripple. The emulator supports fundamental phase current frequencies in the range of 10–20 kHz, allowing it to cover extremely demanding applications, including very high-speed drives well beyond typical traction ranges.

At the core of the platform is a real-time machine model executed on a high-performance FPGA. The motor model is updated every 90 ns, corresponding to an effective update rate of approximately 11.1 MHz. This ultra-fine temporal resolution means that, even at 10–20 kHz fundamental frequency (periods of 100–50 µs), the emulator performs hundreds to over a thousand model updates per electrical period. This enables:

Detailed modeling of nonlinear motor characteristics, such as magnetic saturation and cross-coupling effects.
High-accuracy representation of torque ripple und harmonic-rich back-EMF at elevated electrical frequencies.
Rotor-position–dependent parameter variation, for example modeling flux linkage versus electrical angle with additional harmonic components to capture cogging torque and spatial harmonics at high speed.

The basic IME architecture consists of:

Ein high-resolution multilevel inverter acting as the power output stage.
Ein coupling network at the output to condition voltages and currents at the DUT terminals.
Precision current and voltage measurement for closed-loop control and protection.
Ein high-performance FPGA-based simulation engine implementing PMSM and ASM models (and extensible to other machine types), functioning as a critical component of a PHIL-Simulator ermöglichen.

In a typical power hardware in the loop test bench configuration, the Impedyme Motor Emulator is used together with a Batterie-Emulator and the inverter under test, each with its own DC supply. Both the battery emulator and motor emulator supplies are galvanically isolated, reproducing conditions similar to those in a real electric vehicle where the battery and motor float with respect to earth potential. Power is circulated internally within the PHIL setup so that the AC mains only need to cover system losses (typically on the order of 20% of the inverter’s output power). As a result, it becomes possible to test inverters rated up to ~430 kW using a conventional 400 Vac, 125 A grid connection, rather than requiring a dedicated high-power grid feed.

Software Layer: MotorSim Studio and PowerHIL Studio

The full value of the Impedyme Motor Emulator is realized through its integrated software ecosystem, MotorSim Studio und PowerHIL Studio, which together provide parameterization, visualization, orchestration, and automation of the complete test flow.

MotorSim Studio – High-Fidelity Motor Modeling and Parameterization

MotorSim Studio is the primary environment for configuring and managing the machine models running inside the FPGA-based emulator. It provides:

Model libraries for PMSM, ASM, BLDC, IPM, and other machine types, with templates for traction, industrial, and high-speed applications.
Parameterization workflows that allow importing data from design tools, datasheets, or experimental characterization (e.g., Ld/Lq, flux linkage maps, saturation curves).
Unterstützung für angle-dependent maps (e.g., flux vs. rotor angle, torque vs. angle, saliency maps), which directly leverage the 90 ns model update interval and ~11 MHz update rate to represent nonlinear, rotor-position–dependent effects even at 10–20 kHz electrical frequency.
What-if studies where users can rapidly modify parameters (e.g., d–q inductances, magnet strength, slot/pole combinations) and immediately observe the impact on currents, torque, losses, and inverter stress.
Real-time waveform monitoring (currents, torque, back-EMF, speed, etc.) synchronized with DUT measurements, helping correlate controller behavior with machine physics at very high fundamental frequencies.

By combining detailed parameterization with ultra-fine temporal resolution, MotorSim Studio enables users to emulate real motor behavior under real inverter excitation—rather than relying on oversimplified or idealized models—making it a core part of a high-accuracy Power Hardware-in-the-Loop workflow.

PowerHIL Studio – Test Automation, Sequences, and PHIL Orchestration

PowerHIL Studio provides the test automation and orchestration layer for the entire PHIL bench, including motor emulator, battery emulator, and grid or load emulators. Key capabilities include:

Scenario and sequence editor for building automated test campaigns: drive cycles, step changes, ramps, speed/torque profiles, and fault scenarios (e.g., phase loss, DC-link sag, short-duration over-speed or over-torque events at high electrical frequencies).
Synchronized control of Motor Emulator, Battery Emulator, and DUT conditions, allowing DC-side, AC-side, and “mechanical” emulation conditions to be coordinated in a single test script—even at 10–20 kHz fundamental frequency in a Power Hardware-in-the-Loop ermöglichen.
Tight integration with MATLAB/Simulink® and Impedyme-RT models, allowing users to:

o Push updated motor models or control algorithms directly into the real-time target.

o Log high-speed data consistent with the 90 ns internal update capability for detailed offline analysis.

Automated pass/fail criteria and reporting, capturing KPIs such as current ripple, torque ripple, efficiency, controller stability margins, and protection behavior during fast transients.
PHIL safety and limit management, including configurable current, voltage, and power limits, soft interlocks, and controlled shutdown sequences to protect both the DUT and the emulator.

Together, MotorSim Studio and PowerHIL Studio transform the Impedyme Motor Emulator from a powerful hardware block into a complete, software-driven Power Hardware-in-the-Loop test platform—covering everything from high-fidelity modeling and ultra-fast real-time execution (90 ns updates, 10–20 kHz fundamental) to fully automated validation workflows for traction inverters and high-speed drives within advanced der PHIL-Umgebung Anwendungen.

Impedyme’s Combined HIL and Power HIL (CHP) platform significantly advances real-time testing by delivering Ein wesentliches Merkmal dieser Architektur ist die erhöhte zeitliche Auflösung,, ensuring:

High-speed response
Stability in closed-loop power hardware in the loop interfaces
Realistic emulation of physical power systems

This temporal precision is crucial for applications in electric mobility, renewable integration, grid modernizationund next-generation AI power infrastructure—positioning Impedyme as an industry leader in real-time emulation and test technology.