Die globale Luft- und Raumfahrtbranche erlebt ihren tiefgreifendsten strukturellen Wandel seit dem Übergang vom Kolbenmotor zur Gasturbine. Angetrieben wird dieser Wandel von zwei starken industriellen Trends: dem rasanten Aufstieg elektrifizierter Antriebsstränge und der exponentiell zunehmenden systemischen Vernetzung über alle Flugzeugarchitekturen hinweg. Um strenge globale Nachhaltigkeitsvorgaben zu erfüllen und den CO₂-Fußabdruck zu senken, forschen Entwicklungsorganisationen intensiv an fortschrittlichen Energiespeichersystemen, verteilter elektrischer Antriebstechnik (Distributed Electric Propulsion) und hocheffizienten Verfahren der Leistungswandlung.
In dieser neuen Ära werden konventionelle mechanische, hydraulische und pneumatische Systeme systematisch durch elektrische Hochleistungsäquivalente ersetzt. Aus diesem technologischen Wandel sind zwei zentrale Konzepte der zivilen Luftfahrt hervorgegangen: das More Electric Aircraft (MEA) und das vollelektrische senkrechtstartende und -landende Flugzeug (eVTOL). Während MEA-Architekturen die Sekundärstromsysteme optimieren, indem sie auf ein zentralisiertes elektrisches Microgrid setzen, verlassen sich eVTOL-Systeme für Auftrieb, Schub und Steuerung vollständig auf den elektrischen Antrieb.
Diese konzeptionellen Fahrzeugentwürfe in kommerziell tragfähige, zertifizierte Flugzeuge zu überführen, stellt jedoch beispiellose Herausforderungen an Entwicklung und Validierung. Anders als in der Automobilanwendung arbeiten Luft- und Raumfahrtsysteme mit sicherheitskritischen Margen, bei denen Einzelfehler (Single-Point-Failures) zum katastrophalen Totalverlust des Flugzeugs führen können. Entsprechend setzen Zivilluftfahrtbehörden wie die Federal Aviation Administration (FAA) und die European Union Aviation Safety Agency (EASA) strenge Compliance-Rahmenwerke durch, bevor eine neuartige Technologie für den Flugbetrieb zugelassen werden kann.
Da herkömmliche Entwicklungs- und physische Testverfahren langsam, gefährlich und unverhältnismäßig teuer sind, setzt die Luftfahrtindustrie auf ein Validierungsparadigma, in dessen Zentrum die Aerospace-Hardware-in-the-Loop-Simulationsteht. Dieses Verfahren verbindet hochpräzise Echtzeitsimulation mit realer physischer Steuerungshardware und ermöglicht so umfassende, automatisierte und sichere Tests unter allen erdenklichen Betriebs- und Umgebungsbedingungen. Mit fortschrittlichen, kombinierten Validierungsplattformen für Hardware-in-the-Loop (HIL) und Power-Hardware-in-the-Loop (PHIL) können Unternehmen der Luft- und Raumfahrt das Risiko komplexer Architekturen senken, die Flugzulassung beschleunigen und die Markteinführungszeit verkürzen.
Drei Kräfte verändern grundlegend, wie Flugzeuge gebaut und getestet werden. Erstens werden die Antriebsstränge elektrifiziert: verteilte elektrische Antriebe, Hochvolt-Batteriepakete und leistungsdichte Wechselrichter sitzen heute im Herzen des Flugzeugs, nicht an seiner Peripherie. Zweitens explodiert die Integrationskomplexität — jedes Kilowatt Leistungswandlung bringt zusätzliche Regelkreise, Kommunikationsbusse und miteinander wechselwirkende Fehlerzustände mit sich. Drittens treibt die Nachhaltigkeit eine völlig neue Klasse von Luftmobilitätsfahrzeugen voran — vom eVTOL-Lufttaxi bis zum hybridelektrischen Regionalflugzeug.
Herkömmliche Flugzeuge arbeiteten mit Bordnetzen von 115 V AC (400 Hz) und 28 V DC. More Electric Aircraft gehen zunehmend zu Hochvolt-Gleichspannung über — heute 270 V und 540 V, für Antriebe im Megawattbereich werden 800 V und mehr erprobt —, denn höhere Spannung bedeutet geringeren Strom, leichtere Verkabelung und weniger Gewicht. eVTOL-Traktionsbatterien nutzen üblicherweise 400-V- und 800-V-Architekturen, und einige Auslegungen treiben die Batteriespannung noch deutlich höher.
Diese Elektrifizierung fällt mitten in sicherheitskritisches Terrain. Ein Flugsteuerungsrechner, der einen Motorantrieb falsch ansteuert, ein BMS, das eine Zelle falsch ausliest, oder ein Wechselrichter, der einen Fehlerfall falsch behandelt — jedes davon kann einen Flug beenden. Das erhöht den Einsatz bei Test und Zertifizierung, die schneller, gründlicher und zuverlässiger sein müssen als je zuvor.
Beim Hardware-in-the-Loop-Test wird ein physisches System durch eine digitale Echtzeitsimulation ersetzt, während die Steuerungshardware real bleibt. Bei einem eVTOL heißt das: Eine reale Motorsteuerungseinheit, ein reales BMS-Steuergerät oder ein realer Flugsteuerungsrechner läuft gegen ein Echtzeit-Testsystem, das sich wie ein digitaler Zwilling der Regelstrecke verhält — also der Motoren, Wechselrichter, Batteriezellen, Sensoren und Busse, denen es im Flug begegnen würde.
Das Steuergerät kann keinen Unterschied erkennen. Es liest Sensorsignale, gibt Befehle aus und schließt seine Regelkreise genau so, wie es das im Flugzeug täte — nur dass das „Flugzeug“ eine deterministische Simulation ist, die auf FPGA-basierter Echtzeit-Hardware läuft. Das erschließt eine Kategorie von Tests, die an realer Hardware unmöglich oder zu gefährlich sind:
Viele Teams verlassen sich noch auf Datenerfassung oder Open-Loop-Prüfstandstests, bei denen Signale aufgezeichnet und analysiert werden, der Prüfling (Device Under Test) aber nicht von einem lebenden, reaktiven Modell angesteuert wird. Für sicherheitskritische Luftfahrt-Steuergeräte ist der Unterschied entscheidend.
| Dimension | Datenerfassung / Open-Loop-Test | HIL-Tests für Elektroflugzeuge |
|---|---|---|
| Loop | Offener Regelkreis — zeichnet Signale auf oder spielt sie ab | Geschlossener Regelkreis — Steuergerät und Regelstrecke reagieren in Echtzeit aufeinander |
| Fehlerszenarien | Physisch schwer oder gefährlich zu erzeugen | Skriptbar, sicher und wiederholbar (Kurzschluss, Leitungsbruch, Überspannung) |
| Dynamisches Verhalten | Auf aufgezeichnete Bedingungen begrenzt | Vollständige dynamische Fahrzyklen, Übergänge und Störungen |
| Automatisierung | Oft manuell | Vollständige Kampagnenautomatisierung mit automatisch generierten Berichten |
| Zertifizierungsnachweis | Fragmentiert | Anforderungsbasiert, rückverfolgbar, regressionsfähig |
| Abdeckung | Schmal | Breit — Tausende Szenarien einschließlich Grenzfällen |
| Wiederholbarkeit | Variabel | Deterministisch und über alle Läufe identisch |
Genau hier liegt der Kern von Impedymes Argumentation zur Validierungslücke: Offline-Simulation ist schnell, aber nicht real; vollständige Flughardware ist real, aber langsam, kostspielig und gefährlich, wenn man sie an ihre Grenzen bringt. FPGA-basiertes HIL und PHIL liegen genau dazwischen — reale Steuergeräte, reale Signale und (bei PHIL) reale Leistung, gegen ein hochpräzises Modell, das sich überallhin treiben lässt, wohin es die Anforderungen verlangen.
Um die Notwendigkeit von HIL-Tests zu erfassen, muss man zwischen Open-Loop-Datenerfassung und Closed-Loop-Echtzeitsimulation unterscheiden.
Beim datengetriebenen Open-Loop-Test zeichnen Ingenieure physische Sensorsignale auf, wenden Nachbearbeitungsskripte an und spielen diese vordefinierten Stimuli an ein zu prüfendes Steuergerät ab. So nützlich das für die Komponentenkalibrierung und einfaches Software-Debugging ist — Open-Loop-Tests bilden dynamische Systeme nicht ab. Da die Ausgänge des Steuergeräts nicht mit einem lebenden Modell verbunden sind, passt sich die simulierte Umgebung nicht an die Entscheidungen des Steuergeräts an.
Die die Aerospace-Hardware-in-the-Loop-Simulation arbeitet dagegen im geschlossenen Regelkreis. Das physische, zu prüfende Steuergerät ist mit einem Echtzeitsimulator verbunden, auf dem ein dynamischer digitaler Zwilling der Regelstrecke läuft (z. B. die Aerodynamik, der Motor oder die Batterie des Flugzeugs). Der Simulator erfasst die Befehlsausgänge des Steuergeräts (etwa Gate-Treiber-Signale oder Schubbefehle), berechnet den Zustand der Regelstrecke in Echtzeit und aktualisiert unmittelbar die emulierten Sensorrückmeldungen, die an die Eingänge des Steuergeräts zurückgeführt werden. Dieser kontinuierliche Regelkreis läuft mit deterministischer Latenz und ermöglicht das Testen komplexer dynamischer Manöver, der transienten Stabilität und der Fehlererholung.
| Open-Loop-DAQ | Controller-HIL (CHIL) | Power HIL (PHIL) |
|---|---|---|
| Offener Regelkreis; Aufzeichnen und Abspielen | Geschlossener Regelkreis; physische Echtzeit-Logikschnittstelle | Geschlossener Regelkreis; physische Echtzeit-Leistungsschnittstelle |
| Niedriger Signalpegel (Milliwatt) | Niedriger Signalpegel (Milliwatt bis Millivolt) | Hohe Leistung (Kilowatt bis Megawatt) |
| Sensorkalibrierung, einfache Signalaufzeichnung, Offline-Diagnose | Softwarelogik, Zustandsautomaten, Kommunikationsprotokolle, Sicherheitsgrenzen | Leistungsqualität, thermisches Verhalten, Hardware-Wirkungsgrad, Schutzeinrichtungen |
| Vernachlässigbar; keine Closed-Loop-Interaktion und keine hohe Leistung | Gering; von Hochspannung und -strömen isoliert | Mittel bis hoch; reale Spannung und reale Ströme im Spiel |
Beim Testen von Leistungselektronik reagiert die Genauigkeit der Simulation äußerst empfindlich auf die zeitliche Auflösung (den Simulationszeitschritt) der Echtzeit-Ausführungsumgebung. Moderne Luftfahrt-Wechselrichter nutzen schnell schaltende Halbleiter auf Basis von Siliziumkarbid (SiC) oder Galliumnitrid (GaN), die mit Frequenzen von einigen zehn bis mehreren hundert Kilohertz schalten.
Ist der Simulationszeitschritt zu groß (z. B. 20 bis 50 Mikrosekunden, wie bei üblichen CPU-basierten Simulatoren), kann der Simulator den exakten Moment nicht auflösen, in dem das Gate-Treiber-Signal der Pulsweitenmodulation (PWM) von High auf Low umschaltet. Diese zeitliche Ungenauigkeit führt zu künstlichen Quantisierungsfehlern — häufig als PWM-Tastverhältnisfehler bezeichnet —, die simulierte Stromverläufe um bis zu 20 % verfälschen können.
Um diese Fehler auf unter 1 % zu drücken, muss der Simulator mit Zeitschritten im Submikrosekundenbereich arbeiten. Das Erfassen hochfrequenter Schaltdynamik erfordert eine Plattform, die schnelle digitale Eingangserfassung mit FPGA-basierter Ausführung bei extrem niedriger Latenz verbindet. Indem die Modelle von Stromrichter und Elektromotor direkt auf einem FPGA ausgeführt werden, kann die Simulation mit Zeitschritten unter 1 Mikrosekunde laufen, Schaltflanken im Nanosekundenbereich erfassen und eine realistische Validierung der Wechselrichter- und Motorsteuerung sicherstellen. Impedymes FPGA-basierte HIL-Tests beseitigen diese Engpässe, indem Verarbeitung und I/O auf demselben Chip integriert werden — mit Simulationsschritten von bis zu 1 Mikrosekunde und echter Echtzeitsimulation schaltender Halbleiter.
Zertifizierbare Software und Hardware für Elektroflugzeuge lassen sich nicht nachträglich in die Konformität „hineintesten“. Die Disziplin beginnt mit modellbasierter Entwicklung und Anforderungsrückverfolgbarkeit — und im HIL-Test wird diese Rückverfolgbarkeit nachgewiesen.
Ein belastbarer Arbeitsablauf sieht so aus:
PowerHIL Studio bildet das Verifikationsende dieser Kette. Sein Szenario- und Sequenzeditor erstellt automatisierte Testkampagnen; jeder Test ist einer Anforderung zugeordnet; Bestanden-/Nicht-bestanden-Kriterien und Kennwerte (Stromwelligkeit, Drehmomentwelligkeit, Wirkungsgrad, Schutzansprechen) werden protokolliert; und Berichte werden automatisch als Testnachweis erzeugt. Führen Sie dieselbe Testsuite nach jeder Firmware-Änderung aus, erhalten Sie Regressionsnachweise, die die Ziele des anforderungsbasierten Testens erfüllen.
Ein vollständiges HIL-System für Elektroflugzeuge besteht aus drei Teilen.
Prozessorbasierte Echtzeitsimulatoren eignen sich gut für langsamere Dynamiken wie die Energiebilanz des DC-Zwischenkreises oder Drehzahlregelkreise. Doch Leistungselektronik lebt in der Welt der Nanosekunden. Schalttransienten, PWM-Flanken und Schutzlogik können alle innerhalb eines einzigen Regelzyklus zusammenwirken, und eine Mikrosekunde Latenz oder Jitter kann darüber entscheiden, ob ein Test besteht oder nicht.
Die FPGA-basierte Echtzeitsimulation löst das, indem sie Verarbeitung und I/O auf demselben Chip integriert und so eine deterministische, jitterfreie Ausführung liefert. Die CHP-Plattform von Impedyme führt Modelle mit Schrittweiten von bis zu etwa 90 ns aus und erfasst PWM-Welligkeit, Schalttransienten, Drehmomentwelligkeit, oberwellenreiche Gegen-EMK und rotorlageabhängiges Maschinenverhalten bei hoher elektrischer Frequenz. Genau diese zeitliche Auflösung hält die Closed-Loop-PHIL-Schnittstelle stabil und lässt eine virtuelle Batterie oder einen virtuellen Motor sich ununterscheidbar vom Original verhalten.
| Merkmal | Prozessorbasierte Echtzeitsimulation | FPGA-basierte Echtzeitsimulation (Impedyme CHP) |
|---|---|---|
| Typischer Zeitschritt | Einige zehn Mikrosekunden | ~90 ns Modellaktualisierung; I/O im Submikrosekundenbereich |
| Am besten geeignet für | Langsamere Dynamiken, Energiebilanz, Drehzahlregelkreise | Leistungselektronik auf Schaltebene, Motorantriebe, schnelle Fehler |
| Determinismus | Gut, aber I/O-Latenz kann schwanken | Feste Latenz, vernachlässigbarer Jitter von Lauf zu Lauf |
| PWM-/Transienten-Treue | Gemittelt oder eingeschränkt | Erfasst Schaltflanken und Welligkeit originalgetreu |
| Timing des Fehleransprechens | Kann schnelle Ereignisse verpassen | Reproduziert exaktes Auslöse-/Reset-Timing |
| Eignung für zertifizierungsreifes HIL | Teilweise | Hoch — wiederholbare, hochpräzise Nachweise |
To handle the demanding computational tasks required for modern aerospace simulation, the Impedyme HIL/RCP-Box employs a heterogeneous computing architecture. It integrates a high-performance dual-core ARM processor alongside a multi-core, user-programmable Xilinx Ultrascale+ FPGA.
The ARM processor is optimized for running high-level supervisory controls, communication bus protocols (such as CAN, CAN-FD, and Ethernet), and soft real-time mathematical operations. The Ultrascale+ FPGA handles the execution of high-frequency physical systems, including high-order, non-linear motor models and switching power converter dynamics. This co-processor configuration enables the HIL/RCP-Box to achieve execution frequencies up to 250 kHz for closed-loop control algorithms, while executing hardware-synthesized models at sub-microsecond time steps.
In conventional real-time simulators, communication between the central processing unit and the input/output (I/O) cards occurs over a shared backplane bus, such as PCIe or PXI. This architecture introduces bus-transfer latency, which can degrade stability and accuracy when simulating fast-switching power electronics.
The Impedyme HIL/RCP-Box bypasses this bottleneck by co-locating the processing cores and the high-speed I/O interfaces directly on the same silicon chip. By routing the analog-to-digital converters (ADCs), digital inputs, and communication interfaces straight to the Ultrascale+ FPGA fabric, the system eliminates bus-transfer latency. Signals are captured, processed within the physical model, and outputted as simulated feedback within a single clock cycle, enabling deterministic, sample-by-sample execution.
Aerospace systems verification often requires thousands of I/O channels to fully simulate an aircraft’s complete “Iron Bird” or power distribution grid. To scale the simulation infrastructure, Impedyme utilizes a modular stacking design.
Up to 64 HIL/RCP-Box units can be stacked and interconnected to form a highly networked, multi-node simulator. To ensure that these distributed units execute in unison, Impedyme uses its proprietary RealSync Technology. Operating over high-speed Small Form-factor Pluggable (SFP+) optical ports, RealSync delivers sub-microsecond data transfer latency and nanosecond-level clock synchronization across all stacked units. This allows the entire networked cluster to operate as a single, unified simulation engine with perfectly synchronized execution clocks.
| Technical Parameter | Specification / Performance Capability | Technische Bedeutung |
|---|---|---|
| Primary Processor | High-performance Dual-Core ARM Processor | Handles soft real-time tasks, communications, and supervisor logic |
| FPGA Fabric | User-programmable Xilinx Ultrascale+ FPGA | Enables hardware synthesis of power converters and sub-microsecond models |
| Maximum Execution Frequency | Up to 250 kHz for closed-loop execution | Supports real-time execution of high-bandwidth controllers |
| Simulation Step Time | Sub-microsecond (down to 90 nanoseconds in PHIL setups) | Minimizes PWM duty-cycle errors in high-frequency switching studies |
| Maximum Stackability | Up to 64 stacked units via RealSync Technology | Enables massive scale HIL testbeds with thousands of synchronized I/Os |
| Inter-Unit Latency | Sub-microsecond transfer latency | Prevents phase lag and timing skew between distributed simulators |
| High-Speed Connectivity | SFP+ Optical Ports (each up to 12.5 Gbps) | Supports multi-node gigabit data streaming and optical galvanic isolation |
| Analog Input/Output Front-End | Differential Analog I/O with High Common-Mode Rejection | Prevents noise injection from high-EMI power electronics environments |
Consider validating an eVTOL propulsion system with two real controllers on the bench: a motor controller unit governing 200 kW electric drives, and a battery management system consisting of a BMS controller plus cell monitoring units, all communicating over a CAN network.
Motor drive simulation. The FPGA-based motor drive model emulates the PMSM motors and their switching inverters. Because the controller drives real PWM, the bench captures PWM pulses at 5 ns resolution while the FPGA machine model runs at 200 ns — fast enough to reproduce high switching dynamics, inject faults, and emulate encoder and phase-current feedback. MotorSim Studio parameterizes the machines (PMSM, BLDC, induction, IPM) with angle-dependent flux, torque, and saliency maps, and offers quadrature encoder and resolver options so the controller sees exactly the position feedback it expects. Field-oriented control loops close against this emulated machine as if a real motor were spinning.
Battery simulation and cell emulation. On the DC side, BatterySim Studio emulates a 400 V battery. At the cell level, the bench emulates individual cells — in this demonstration, 24 of 100 cells are emulated at cell level, with the Real-Time Battery Emulator’s daisy-chaining capability scaling up to 252 cells. Fault insertion happens at the cell level: short-circuit faults, broken-wire faults, voltage override, and temperature override can all be scripted against the BMS. The setup validates passive cell balancing by observing balancing currents in the tens of milliamps (around 78 mA in this case) — proving the BMS balancing algorithm actually works.
Testing outcome. Both unit-level and system-level automated, requirements-based tests run with generated test reports. The team validates the motor controller and the BMS together, over CAN, across normal operation and a battery of fault scenarios — none of which risk a real 200 kW drive or a real high-voltage pack.
Signal-level HIL validates control logic, but it does not exercise the power stage. That is where Power Hardware-in-the-Loop (PHIL) comes in.
In a PHIL setup, the inverter control unit is tested along with a real 300 kW motor inverter at actual power levels. Instead of connecting a real motor and battery, the bench emulates the electric motor and the batteries at rated power using regenerative power amplifiers. The CHP Series’ power stage sources and sinks real current and voltage, so the inverter experiences genuine electrical loading. Low-latency fiber-optic communication links the power amplifier to the FPGA real-time core, keeping the closed loop stable at full power.
The payoff: engineers verify the inverter design at full power without building a dynamometer, procuring a real traction pack, or risking hardware and personnel. PHIL delivers the realism of a full-power test with the safety, repeatability, and cost profile of simulation.
| Merkmal | Signal-Level HIL | Power-Level PHIL |
|---|---|---|
| What crosses the interface | Low-level signals | Real power (voltage & current) |
| Device under test | Controller / logic board | Controller + full power stage (e.g., 300 kW inverter) |
| Emulation hardware | I/O modules, signal conditioning | Regenerative power amplifiers (CHP Series) |
| Primary risk validated | Control logic, comms, faults | Power-stage behavior at rated power |
| Real motor/battery needed? | No | No — emulated at full power |
| Communication | Analog/digital I/O | Low-latency fiber-optic |
| Representative of real operation | High for control | Highest — real power flow |
Electric aircraft HIL testing is not limited to eVTOL propulsion. Consider a more electric aircraft emergency power system that combines a fuel cell, a lithium-ion battery, and an ultracapacitor — a hybrid architecture designed to keep essential systems alive when primary generation fails.
A HIL bench can emulate this entire energy system and stage an emergency landing with a generator-failure scenario: the primary generator drops offline, and the power management controller must orchestrate the fuel cell, battery, and ultracapacitor to sustain flight-critical loads through the landing. The bench communicates with the real controller over an ARINC 429 avionics interface, exercising the same messaging the aircraft uses in flight.
Staging a generator failure on a real aircraft is out of the question. On an FPGA-based HIL bench, it is a repeatable test case — one that can be run across dozens of energy-state and fault combinations, each producing traceable test evidence for the safety case.
Certification-grade programs test at two levels, and HIL supports both.
| Merkmal | Unit-Level Testing | System-Level Testing |
|---|---|---|
| Scope | Single controller or component (e.g., MCU or BMS) | Integrated systems working together (powertrain + BMS + controls) |
| Question answered | Does this unit meet its requirements? | Do the units interact correctly and safely as a system? |
| Faults | Component-level fault insertion | Cross-system fault propagation and interaction |
| Impedyme tools | CHP Series + relevant Software module | CHP Series + PowerHIL Studio orchestration across emulators |
| Certification value | Verifies low-level requirements | Verifies high-level and integration requirements |
Impedyme’s platform scales from a focused unit-level bench to a full system-level e-bird because every emulator — MotorSim Studio, BatterySim Studio, GridSim Studio, DroneSim Studio: — runs on the same CHP hardware and is orchestrated from one PowerHIL Studio environment.
Validating a complex eVTOL propulsion system requires a progressive testing strategy, starting at the individual component level (unit-level) and moving up to full-scale multi-system integration (system-level) :
To validate flight operations in real time, the HIL simulator must run a highly complex, multi-domain digital twin of the eVTOL aircraft . This digital twin consists of several interconnected mathematical submodels :
By linking these models together in a closed-loop real-time environment, engineers can observe how a momentary drop in battery voltage affects motor thrust, and how that thrust reduction impacts the aircraft’s altitude and flight path .
To validate mission-level guidance, navigation, and control (GNC) algorithms, modern HIL setups integrate the real-time simulation engine with photorealistic 3D visualization environments, such as Epic Games’ Unreal Engine .
Using the custom workflow of specialized UAV simulation toolboxes, the aircraft’s 3D spatial coordinates are streamed from the real-time dynamics model directly to the visualization engine . This displays the aircraft flying within highly detailed, photorealistic urban environments.
During a guidance test, the operator can monitor the vehicle’s automated takeoff, transition to forward flight, hover adjustments, and vertical landing . The real-time interface displays motor speeds, terminal battery voltage, state of charge, and total current draw, enabling engineers to assess how environmental factors like crosswinds and turbulence impact battery life and propulsion efficiency.
How is HIL different from PHIL (Power Hardware-in-the-Loop)?
Signal-level HIL exchanges low-level signals between the controller and the simulated plant, validating control logic, communication, and fault handling. PHIL goes further by exchanging real power: a regenerative power amplifier drives the device under test — such as a 300 kW inverter — at rated voltage and current against an emulated motor or battery. PHIL verifies power-stage behavior at full power without a real dynamometer or battery pack.
Which standards govern electric aircraft certification?
The core stack is ARP 4754B (aircraft and system development), DO-178C (airborne software), DO-254 (complex electronic hardware), and DO-160 (environmental conditions). ARP 4754B was released on December 20, 2023 and aligns with the ARP 4761A safety assessment process. HIL supports the requirements-based verification objectives of these standards.
Do regulators accept HIL and laboratory simulation as means of compliance?
Yes. Both EASA and the FAA describe compliance demonstration as a blend of analysis, simulation, ground tests, and flight tests. EASA’s SC-VTOL Means of Compliance documents explicitly address qualifying simulation benches and test rigs for compliance demonstration and system development assurance, and validated simulation is a recognized method used to support and reduce physical testing.
Can HIL testing validate a battery management system without real cells?
Yes. A battery emulator such as Impedyme’s BatterySim Studio, running on the FPGA-based CHP platform, reproduces cell, module, and pack behavior in real time. It emulates individual cell voltages (scaling via daisy-chaining up to 252 cells), emulates temperature and current sensors, and injects faults — short circuits, broken wires, voltage and temperature overrides — so the BMS controller and cell monitoring units are validated safely and repeatably, including cell-balancing verification.
What is the difference between RCP and HIL?
In rapid control prototyping (RCP), the controller algorithm is emulated on a flexible real-time target (Impedyme’s RCP-Box) and runs against a real plant or iron bird to iterate control strategy quickly. In HIL, the controller is the real production hardware and the plant is emulated on the CHP Series — used to verify production hardware and code for robustness and certification readiness. They sit on opposite arms of the model-based design V-model.